Advanced CPU Architecture and Hardware Accelerators - Lab 4

FPGA based Digital Design

Maayan Sarig **206511776**

Ido Mayerowicz **207180571**

Date: 03.06.2025

מבוא

מטרות מעבדה מספר 4:

- הבנה של אופן ביצוע סינתזה של מערכות ספרתיות
- מימוש חומרה באמצעות *FPGA*

בדיקת ה- ALU

בבדיקה זו נרצה לבדוק פונקציונליות ונכונות של הALU שפיתחנו במעבדה 1, כמו כן הוספנו את הפעולה החדשה $swap(Y)$. לאחר מכן נבצע סינתזה על גבי כרטיס FPGA אמיתי. מכיוון שהמערכת שפיתחנו הינה א- סינכרונית, כלומר ללא שעון, נדרשנו לחבר למערכת רגיסטרים סינכרוניים בכניסה ובמוצא אנליזה בזמן.



Figure 1 : Test Case in case of pure logic system as ALU

ALU ModelSim Simulation

במעבדה 1 ביצענו סימולציה לכלל הפונקציו מלבד PWM ולכן נראה את הפלט ל TB של יחידה זו, בנוסף נראה את הפלט ל- TB של כלל המערכת.

פונקציית ה- PWM פועלת באופן הבא:



Figure 5: PWM output unit architecture



בדיקת היחידה החדשה *PWM* – בשלושת מצבי הפעולה

מצב 0:



מצב 1:



מצב 2 (*Toggle*):



<u>מציאת תדר עבודה מקסימלי f_{max}</u>

f_{max} האמיתי כאשר הוספנו רגיסטרים במבוא ובמוצא של המערכת:

	Fmax	Restricted Fmax	Clock Name
1	171.03 MHz	171.03 MHz	PLL_connect|altpll_component|au..._pll1~PLL_OUTPUT_COUNTER|div

מבנה המערכת

מימשנו את המערכת המבוקשת לפי המבנה הלודי הבא ולפי טבלת ה *ISA* הבאה:

Function Type	Decimal value	ALUFN	Operation	Note
PWM Output (*Y and X are 16-bit width*)	0	**00**000	PWM MODE0	PWM Mode is Set/Reset
	1	**00**001	PWM MODE1	PWM Mode is Reset/Set
	2	**00**010	PWM MODE2	PWM Mode is Toggle
Arithmetic (*Y and X are 8-bit width*)	8	**01**000	Res=Y+X	
	9	**01**001	Res=Y-X	Used also for comparison operation
	10	**01**010	Res=neg(X)	
	11	**01**011	Res=Y+1	Increment of Y in one
	12	**01**100	Res=Y-1	Decrement of Y in one
	13	**01**101	Res=swap(Y)	Res=(Y_{LSHW}, Y_{MSHW})
Shift (*Y and X are 8-bit width*)	16	**10**000	Res=SHL Y,X(k-1 to 0)	Shift Left Y of q≜X(k-1 ..0) times Res=Y(n-1-q…0)#(q@0) ***When*** $k = log_2 n$
	17	**10**001	Res=SHR Y,X(k-1 to 0)	Shift Right Y of q≜X(k-1 ..0) times Res=(q@0)#Y(n-1...q) ***When*** $k = log_2 n$
Boolean (*Y and X are 8-bit width*)	24	**11**000	Res=not(Y)	
	25	**11**001	Res=Y or X	
	26	**11**010	Res=Y and X	
	27	**11**011	Res=Y xor X	
	28	**11**100	Res=Y nor X	
	29	**11**101	Res=Y nand X	
	30	**11**110	Res=Y xnor X	



כאשר כל תת יחידה ע"י מודול נפרד. ניתן לראות בחלק העליון את ה- ALU שמימשנו במעבדה מספר 1 ואילו כעת הוספנו רק את המודול התחתון של PWM. המערכת מקבלת שני אותות כניסה X, Y ואות כניסה של ALU כך ששני הביטים ה MSB קובעים את הפונקציונליות ושלושת הביטים ה LSB קובעים את הפעולה במקרה של Adder/Subtractor | Logic | Shifter או את ה MODE במקרה של PWM.

הדגלים במוצא זהים לדגלים שמימשנו במעבדה מספר 1.

מימוש RTL של כל מודול במערכת

RTL של כלל המערכת



נתיב קריטי



הנתיב הקריטי עובר דרך יחידת ה PWM שמבצעת בדיקות לוגיות רבות בטור מה שיוצר זמן השהייה ארוך בין התייצבות האות במבוא ועד להתייצבות האות במוצא. ההגיון ההתחלתי שלנו דווקא חשב כיחידת ה Adder/Subtractor היא זו שתקבע את הנתיב הקריטי אך כנראה עקב מימוש ספציפי של החומרה יצרנו מסלול קריטי אחר.

יחידת *Adder/Subtractor*



יחידת Logic



יחידת *Shifter*



יחידת *PWM*



שימוש בלוגיקה (*Logic Usage*)

Analysis & Synthesis Resource Usage Summary

<<Filter>>

	Resource	Usage
1	Estimate of Logic utilization (ALMs needed)	1037
2		
3	Combinational ALUT usage for logic	760
1	-- 7 input functions	6
2	-- 6 input functions	168
3	-- 5 input functions	212
4	-- 4 input functions	117
5	-- <=3 input functions	257
4		
5	Dedicated logic registers	1786
6		
7	I/O pins	68
8	Total MLAB memory bits	0
9	Total block memory bits	434176
10		
11	Total DSP Blocks	0
12		
13	Total PLLs	1
1	-- PLLs	1
14		
15	Maximum fan-out node	clk~input
16	Maximum fan-out	1147
17	Total fan-out	11847
18	Average fan-out	4.23

FPGA

במעבדה זו השתמשנו בערכה $DE10 - Standard$.

לאחר שבדקנו את הקוד וביצענו קומפילציה לבדיקת תקינות לוגית, מסלולים קריטיים ומציאת תדר מקסימלי, כעת נממש I/O Interface באופן הבא:



הקצאת הפינים התבצע ע"פ הוראות היצרן ומצורפת תמונה למחשה: